

MOSFET動態輸出電容的作用及測量方法

作者：Alexander J. Young，ON Semiconductor

根據優先級，MOSFET數據表顯示的是在某種測量電壓時的輸出電容。雖然這些參數值足以跟過去的產品進行相對比較，但要在現代裝置中使用這些值，就有些誤導了。因此就需要更好的方法描述產品的電容。

MOSFET的輸出電容跟電壓相關；因此，單點測量並不能精確地表達元件的電容特性。可以使用曲線適配方法從此單點(參考文獻1)找尋輸出電容方程式。方程式1就是25V電壓時的電容範例。

$$C_{oss}(V_{DS}) = C_{oss}(25V) \sqrt{\frac{25V}{V_{DS}}} \quad (1)$$

然後此公式的積分可以用於適用方程式中的單值電容。如圖1及圖2所示，方程式1極適用於平面型MOSFET元件，但像超結(super-junction)等更複雜結構的表示效果極差，導致任何計算中的誤差過大。

我們可以使用有效電容測量方法，而非創建不同方程式來配合各類新元件架構的電容特性。有效電容值代表的是相同充電時間或充電能量(可高至給定電壓)條件下的結果。這些值考慮到了電容變化，而無需使用方程式1時可能要求的複雜公式或積分。

使用有效電容

可以使用有效電容來對能量損耗及諧振拓撲結構設計進行建模。當對硬開關(hard switching)拓撲結構進行能量損耗建模時，輸出電容中儲存的能量在每個開關週期被損耗為熱量。隨著開關頻率上升，開關損耗接近導電損耗，嚴重影響能效。輸出電容與功率損耗之間的關係如方程式2所示(參考文獻2及3)。這只是開關損耗的其中一個成份，但卻極為重要。當選擇MOSFET及為MOSFET設計散熱片時，還需要考慮到開關期間的其它功率耗散。

$$P_{COSS} \approx \frac{1}{2} C_{oss_eff} V_{DS}^2 f \quad (2)$$

我們在諧振拓撲結構中使用有效電容來確保零電壓開關(ZVS)。為了實現ZVS，磁化電流及死區時間(dead time)必須足夠大，從而對一個MOSFET的輸出電容放電，並對另一個充電(參考文獻4)。如果磁化能量太小，電路將採用硬開關模式工作，損失了一些轉用諧振拓撲結構所獲得的能效。如果磁化能量太大，過多的能量會丟失，同樣將使用諧振拓撲結構獲得的能效提升減至最小。為了設計可以使磁化能量降至最低同時還能維持ZVS的電路，必須使用MOSFET的有效電容，如方程式3所示。

$$E_{Magnetizing} \geq \frac{1}{2} C_{oss_eff} V_{out}^2 \quad (3)$$

計算死區時間 Δt 也需要有效電容：

$$\Delta t \geq \frac{2C_{oss_eff} V_{in}}{I_{magnetizing}} \quad (4)$$

測量有效電容

有幾種不同的方法來測試MOSFET的有效輸出電容。可以使用恆定輸出電壓來給輸

出電容充電，提供跟時間相關的有效值。第二種方法是以恆定電流來給輸出電容充電。第三種方法，可以對電容電壓比曲線進行積分運算，產生跟能量及時間相關的有效輸出電容。

測量時間相關型有效電容的第一種方法是圖騰柱驅動器，如圖3所示。此驅動器透過一顆100k Ω 電阻將MOSFET充電至其額定電壓，同時以示波器監測漏極電壓。測量了漏極電壓上升至額定 BV_{DSS} 之80%時的上升時間 t_r 。此值及電阻值可一起用，再透過方程式5來計算有效電容(參考文獻3)。

$$V_c = BV_{DSS}(1 - e^{-tr/RC_{oss_eff}}) = 0.8BV_{DSS} \quad (5)$$

求解 $C_{oss_eff}(tr)$ ，即得：

$$C_{oss_eff}(tr) = 6.2 \times 10^{-6} tr \quad (6)$$

為了測量跟能量相關的有效輸出電容，必須使用如圖4電路之恆定電流來給MOSFET充電。當繼電器導通時，測試開




圖1：根據方程式1計算的平面型MOSFET輸出電容。




圖2：根據方程式2計算的超結輸出電容。


應當測量給MOSFET輸出電容充電
求的時間，並運用到下述方程式中：

$$= C_{oss_eff}(tr) \frac{dV}{dt} \quad (7)$$


其中dV為BV_{DSS}的80%，I是用於給
FET充電的電流，dt是測試電路測量
時間。當求解C_{oss_eff}(tr)時，即得

$$C_{oss_eff}(tr) = \frac{Idt}{dV} \quad (8)$$

另一種可用於測量同時跟時間及能量
的電容的方法，是透過MOSFET數據
通常會給出的電容與電壓比較曲線。
法極有優勢，因為它僅要求常備的電



用圖騰柱配置的有效電容測試電路。



以有效輸出電容電流為基礎的測試器。

阻(LCR)儀表，無須開發專用裝
創建跟電壓相關的電容函數來匹
電容曲線。

知悉電容與電壓之比函數，就可
程式10得出跟時間相關的有效電
C(V)是跟電壓相關的電容函數。




圖5：輸出電容中儲存的實際及有效電荷。




圖6：輸出電容的實際及有效能量。

$$Q_{0 \text{ to } 80\%} = \int_0^{0.8BV_{DSS}} C(V)dV \quad (9)$$

$$C_{oss_eff}(tr) = \frac{Q_{0 \text{ to } 80\%}}{0.8BV_{DSS}} = \frac{\int_0^{0.8BV_{DSS}} C(V)dV}{0.8BV_{DSS}} \quad (10)$$

為了獲得跟能量相關的有效電容值，
在方程式11中使用相同的電壓相關型電容
函數(參考文獻5)。

$$C_{oss_eff}(er) = \frac{2}{0.8BV_{DSS}} \int_0^{0.8BV_{DSS}} V \cdot C(V)dV \quad (11)$$

精確度

使用數據表上的單點輸出電容測量值，可
以是估計輸出電容的一種極不精確的方
法。不同數據表中選定的電壓點各不相
同，無法精確表現電容曲線的整體性。透
過使用跟能量及時間相關的有效輸出電容
值，計算的精確度會更高。而即使有效電
容值是估計值，對於大多數計算而言它們
也足夠精確，如圖5及圖6所示。實際及估
計的Q_{OSS}及E_{OSS}值跟BV_{DSS} 80%這個點差不
多。Q_{OSS}值可以用於根據方程式12計算功率
損耗，其中P_{oc}表示的是由儲存在輸出電容
中的電荷導致的功率損耗。此方程式便於
用戶理解及運用。它還技巧採用了跟計算
MOSFET驅動功率損耗最常用方式的相同
形式。當然，仍需要顧及開關期間的導電
損耗，以此得出總開關功率損耗。

$$P_{oc} = Q_{oss} V_{dsf} \quad (12) \text{ EDN}$$

參考文獻

1. Young, Sungmo. "Considerations on Output Capacitance for Soft Switching Converters." EE Times Europe (2011).
2. Schultz, Charles. "Power MOSFETs: Reliable MHz Operation Requires Attention to Device Characteristics." PCIM magazine (1999).
3. International Rectifier. "A More Realistic Characterization of Power MOSFET Output Capacitance Coss."
4. Kutkut, Nasser H, Deepakraj M Divan and Randal W Gascoigne. "An improved Full-Bridge Zero-Voltage Switching PWM Converter Using a Two-Inductor Rectifier." IEEE Transactions on Industry Applications (1995): 119-126.
5. Drofenik, U., A. Müsing and J. W. Kolar. "Voltage-Dependent Capacitors in Power Electronic Multi-Domain Simulations."

相關報導

測量大範圍的電感及電容

www.edntaiwan.com/ART_88005
16199_3000008_AN_24bdd3a4.HTM



凡購滿\$3000 可享有

免運費
優惠!

Y.TW