时钟驱动器,2:1:9 差分 HSTL / PECL 至 HSTL,3.3 V

Favorite

概览

MC100EP809 是一款低歪曲率 2:1:9 差分驱动器,在设计时考虑到时钟分配,将两个时钟源集中到一个输入多路复用器中。该零件设计用于需要大量输出以将精确对齐的低歪曲率信号驱动到其目的地的低压应用。两个时钟输入是一个差分 HSTL 和一个差分 LVPECL。两个输入对都可以接受 LVDS 电平。它们由作为 LVTTL 的 CLK_SEL 引脚选择。为避免在启用/禁用器件时产生欠幅时钟脉冲,作为 LVTTL 的输出启用 (OE) 是同步的,因此仅当输出已经处于低电平状态时才启用/禁用。MC100EP809 保证低输出到输出歪曲率。优化的设计、布局和处理最大程度降低了器件内部以及器件到器件的歪曲率。MC100EP809 输出结构采用开放式发射极架构,将以 50 欧姆端接接地而不是标准 HSTL 配置。为了确保达到严格的歪曲率规范,即使只使用一个输出,差分输出的两端也需要同样端接为 50 欧姆。 如果未使用输出对,则两个输出都可以保持开路状态(未端接),而不影响歪曲率。设计人员可以充分利用 EP809 的性能在电路板的背板上分配低歪曲率时钟。 HSTL 时钟输入可以通过偏置输入对中的非驱动引脚来进行单端驱动。

  • Clock distribution
  • 100 ps Typical Device-to-Device Skew
  • 15 ps Typical Within Device Skew
  • HSTL Compatible Outputs Drive 50Ω to Ground with no Offset Voltage
  • Maximum Frequency > 750 MHz
  • 850 ps Typical Propagation Delay
  • Fully Compatible with Micrel SY89809L
  • PECL and HSTL Mode Operating Range: VCCI = 3 V to 3.6 V with GND = 0 V, VCCO = 1.6 V to 2.0 V
  • Open Input Default State
  • Pb-Free Packages are Available

Product List

If you wish to buy products or product samples, please log in to your onsemi account.

搜寻

Close Search

产品:

1

分享

Product Groups:

Orderable Parts:

1

产品

状况

CAD Models

Compliance

Package Type

Case Outline

MSL Type

MSL Temp (°C)

Container Type

Container Qty.

ON Target

Type

Channels

Input / Output Ratio

Input Level

Output Level

VCC Typ (V)

tJitterRMS Typ (ps)

tskew(o-o) Max (ps)

tpd Typ (ns)

tR & tF Max (ps)

fmaxClock Typ (MHz)

fmaxData Typ (Mbps)

Reference Price

MC100EP809MNG

Loading...

Active

CAD Model

Pb

A

H

P

QFN-32

1

260

TUBE

74

Y

Buffer

1

2:1:9

LVDS

HSTL

3.3

1.4

50

0.85

600

750

-

Price N/A

More Details

Show More

1-25 of 25

Products per page

Jump to :