SC3: 0.35 µm CMOS标准单元
 |
概览 |
 |
|
|
 |
|
产品概述
安森美半导体SC3标准单元系列结合了紧凑的构建模块标准单元及软知识产权(IP)与高速存储器和数据通道功能。SC5系列使用0.35 μm高性能CMOS工艺,为大批量应用的门阵列提供更低成本的替代方案。
特性
|
|
|
- 高达200万逻辑门及2 Mb RAM
- 极佳的性能:
- 最高980 MHz的时钟触发器触发率(toggle rate)
- 高速工作:为双输入NAND门提供67 ps延迟 (FO=2; L=0 mm;
VDD=3.3 V)
- 低能耗:为双输入NAND门提供86 ps延迟
(FO=2; L=0 mm; VDD=2.5 V)
- 6 ns时钟至输出性能(CL = 35 pF)
- 混合电压工作:
- 内核与焊垫之间的分离电源总线(bussing)
- 3.3 V或2.5 V内核工作
- 2.5 V、3.3 V、5 V I/O
- 5 V容限I/O单元
- 工作温度范围-55至150°C
- 成本驱动型架构:
- 2或3层金属互连为所需要的门和焊垫(pad)提供极低的器件成本
- 丰富的资源库,利于快速设计:
- 全套内核单元及I/O库
- IP功能包括处理器、外设及数据通道合成器
- 支持广泛的存储器:
- 同步单 2端口及双端口,高达16 Kx8 bits
- 专用BIST端口
- 存储器编译器优化了速度、密度及低功率
- 同步ROM编译器,涵盖从64x1到16 Kx32 16 Kx32 bits
- FPGA转换专用存储器特性:
- 输出寄存器模式,移位寄存器模式,FIFO模式
- Xilinx先读后写
- Xilinx无变化模式
- Altera MRAM尺寸
|
- 丰富的I/O选择:
- 带预定元件的用户可配置焊盘单元
- 每个I/O单元1到24 mA
- 定制I/O配置,驱动高达96 mA电流
- 提供标准版本及转换率(slew rate)受限版
- 兼容PCI 33 MHz及66 MHz
- CMOS,TTL,LVCMOS,LVTTL,PCI 33/66级
- 丰富的可测试性设计(DFT)方法:
- 扫描链插入及重排序
- 存储器模块内建测试(BIST)
- 自动测试项目生成(ATPG)
- JTAG边界扫描插入
- 支持JTAG边界扫描宏
- 广泛的封装能力:
- 0.65 mm至1.27 mm间距BGA
- CSP,QFP,CQFP,TQFP,PLCC,LCC,JLCC
- 带闪存的堆叠封装
- 可按要求提供高温老化测试(Burn-in)能力
- 2.25 V至3.6 V的完整工作电压范围
- ESD保护> 2k V
- 闩锁 > 100 mA
- 功率耗散:0.84 μW/MHz/门(FO=1; VDD=3.3 V)
- 功率耗散:0.36 μW/MHz/门(FO=1; VDD=2.5 V)
|
应用
SC3标准单元技术针对用于大批量数字ASIC产品。其低器件成本适合于需要大量板载存储器、数据通道逻辑或IP模块的设计。
SC3晶圆在安森美半导体美国国内的晶圆厂生产。此外,安森美半导体还提供全套在岸(on-shore)流程,包括设计、产生掩膜、硅、封装及测试,全都符合国际武器贸易规章(ITAR)及不可向国外发布(NOFORN)流程,配合政府及军事项目。SC3在航空应用中有悠久的历史。
SC3还支持工业、通信、计算机及外设和医疗市场的宽范围应用。
中等规模ASIC设计: SC3为门数量高达200万门及高达2 Mb存储器的中等规模应用提供高性价比的方案。安森美半导体的RTL签核(sign-off)及网表交递(hand-off)流程配以丰富系列的I/O标准支援,支持快速及无缝地获得SC3设计。
FPGA转换SC3提供极佳的平台以降低成本,或替代过时的可编程逻辑器件(PLD)和现场可编程门阵列(FPGA)器件,甚至是性能要求适宜的更先进FPGA。SC3为FPGA存储器及时序产生器特性提供丰富的支持,包括上电即用(LAPU)功能。
支持行结束(EOL)产品:安森美半导体的FPGA至ASIC和ASIC至ASIC转换能力使SC3成为行结束(EOL)产品的高性价比的长期解决方案。
工艺升级: 安森美半导体采用1.25 μm、1.0 μm、0.8 μm、0.6 μm、0.5 μm工艺,以及任何传统3.3 V内核技术设计的ASIC都能够轻易地升级至SC3系列。安森美半导体的ASIC库提供公用网表设计库。
增加定制模块: 美半导体专长于在定制ASIC中集成数字和模拟功能。模拟功能包括模数转换器(ADC)和数模转换器(DAC)、运算放大器及比较器、电磁干扰(EMI)/射频干扰(RFI)滤波器、AC-DC及DC-DC控制器和稳压器、驱动器、热管理、电压及电流管理,以及数字电位计。
|
设计流程
众多第三方软件平台支持安森美半导体ASIC:
- Cadence®
- Synopsys®
- Mentor Graphics™
安森美半导体设计流程集成了领先的第三方设计工具及我们专有的工具,为带RTL签核的中等规模ASIC设计提供灵活的设计接口,并为ASIC到ASIC转换提供ASIC网表,以及为FPGA到ASIC转换提供FPGA设计。安森美半导体的软件支持方法确保能紧凑及良好地配合设计到制造流程。安森美半导体的专职资深工程专家能够在设计流程的任何阶段提供协助。
|
|
|
|
|
|