feedback
评价本网页

需要帮助?

FPGA Conversion Flow DiagramFPGA至ASIC转换

安森美半导体是FPGA至ASIC转换的业界领袖。我们提供显著的成本节省、性能提升及产品保障。我们的客户能在5,000多种应用中将其高成本FPGA直接成功地替代为ASIC,从而大幅降低系统成本。在大多数情况下,ASIC能够实现更高的性能、更低的能耗、更佳的热性能及改进的辐射抗扰度。安森美半导体为FPGA开发提供并行开发方法,充分利用开发阶段FPGA固有的灵活性,然后将这种方法提速,采用ASIC进行低成本生产。

安森美半导体提供有竞争力的设计周期时间,能够快速跃升至量产。我们还维持长远的制造工艺,确保不间断的供应。

FPGA至ASIC转换参考手册

FPGA-to-ASIC Conversion, The Best of Both Worlds

特征

FPGA-to-ASIC Conversion Design Flow Diagram优势


更小裸片尺寸推动降低成本

FPGA使用领先的技术来获得与ASIC采用较老技术相同的系统性能。采用FPGA进行的设计由于架构、结构(fabric)及可编程逻辑和互连负荷(overhead),裸片尺寸较大,不仅增大了FPGA的总体能耗,还对成本构成直接影响。就相同的门数量及RAM而言,ASIC的裸片尺寸小得多,并且通常要求的金属层更少。这是因为ASIC中使用了更高效率的定制布线。

裸片尺寸较小、工艺步骤较少及工艺技术相对较老,是ASIC的主要成本优势。通过充分利用ASIC提供的优异的密度优势,并尽可能地将数个FPGA集成到单个芯片中,还能提供额外的优势:减小电路板尺寸、缩减物料单(BOM)、改善能耗及最大程度地节省成本。


定制推动性能提升

随着器件速度提升,FPGA相对于ASIC设计而言能耗大幅提升,这在很大程度上是由FPGA的布线原理导致的。FPGA不能直接在芯片上从A点布线到B点,相反,信号必须通过多可编程布线开关和连线段(wire segment)来布线,各有其电容性负荷,导致能耗上升。此外,时钟在整个裸片内以预定义的时钟网络布线,配以极大的驱动器来处理所有潜在的时钟要求。这大的时钟网络带有相当大的(sizeable)电容性负载,在较高频率时消耗相当量的功率。

在ASIC中,时钟驱动器及网络是定制的,符合特定时钟网络要求,且在金属层间高效布线。ASIC中本质上没有消耗功率的无用逻辑。高端FPGA技术使用比ASIC几何尺寸更小的技术,同时使用相同的内核电压。先进的几何技术结合与ASIC相同的内核电压,提供更大的泄漏电流,从而使FPGA使用的功率更大。ASIC使用的功率减少配合使用复杂度相对较低的封装,同样帮助降低产品的总成本,因为封装成本可能占器件成本的三分之一甚至更多。


为什么需要转换?

过去几十年来,安森美半导体成功地将成千上万的设计从高成本的FPGA转换到高能效的ASIC。ASIC更低的单位成本一直是推动这类转换的关键因素。然而,FPGA至ASIC转换的魅力远不仅限于节省成本。在使用FPGA的应用中使用ASIC实现大幅省电,显著延长电池使用时间。与FPGA中使用的可编程逻辑相比,ASIC的硬编码(hard-coding)逻辑不支持对器件再编程,因而提升安全性及可靠性。这种更高的可靠性使ASIC成为飞行紧要型应用理所当然的选择,在这些应用中,基于SRAM的FPGA通常不合要求。.

Your request has been submitted for approval.
Please allow 2-5 business days for a response.
You will receive an email when your request is approved.
Request for this document already exists and is waiting for approval.